AIファクトリにおいてCPU設計が再び重要になった理由
GPUがモデルを実行する一方で、CPUはオーケストレーション、ツール実行、サンドボックス計算を担います。ここで問題となるのは、従来のサーバーワークロードはランタイムプロファイルが安定していたためコア数を見積もってスペックを決められましたが、エージェントワークロードは予測不能でばらつきが極端に大きいという点です。
実際に163,594件のエージェントセッションテレメトリを分析すると、**97%以上のセッションが互いに異なる実行軌跡(trajectory)**を示しました。このばらつきでは、「ツール呼び出しパターンがAならこのCPU、BならあのCPU」という形でフリートを分割するのは事実上無意味です。
本記事では、エージェントセッションの実際の形状(長さと幅)を分解し、なぜバランスの取れた単一のCPU設計点がフリート経済性の観点で有利なのかを解説します。根拠資料はNVIDIA Developer Blogの原典分析を参照しています。

エージェント軌跡の2軸: 長さ(Length)と幅(Width)
エージェントセッションの形状は、次の2軸で定義されます。
- 長さ(Length): エージェントが1ターンを完了するまでに必要な推論ステップ、ツール呼び出し、リトライ、サブタスクの数
- 幅(Width): 各段階で同時に広がる作業量(並列ツール呼び出し、検索、サンドボックス、サブエージェント)
ここで重要なのは、セッションの幅がどれだけ広くても、実際のwall-clock時間の大部分は逐次チェーン(sequential chain)で消費されるという点です。並列バーストは一時的である一方、依存関係チェーンはセッション全体を通じて持続するためです。
# 概念例: エージェントセッションの時間分解
# (実際のテレメトリ構造を単純化した擬似コード)
class AgentSession:
def run_turn(self):
# 逐次パス: セッション完了時間を支配する経路
plan = self.llm_reason() # latency-bound
while not self.done:
tool = self.pick_tool(plan) # 逐次
# 並列ファンアウト: 一時的なバースト、サブエージェント/ツールの同時呼び出し
results = self.fan_out([
self.call_tool(tool),
self.retrieve_context(),
self.spawn_subagent(),
])
# ファンアウトの全結果が返るまでメインエージェントは待機
plan = self.llm_reason(results)
要点は、ファンアウト中でもper-threadレイテンシが依然として重要であることです。並列タスクが完了しない限り、メインエージェントは次のステップに進めません。したがってCPUフリートは、軌跡全体を最適化する必要があります。
- ファンアウトバーストを吸収する同時実行性(concurrency)
- 逐次パスを加速する強力なシングルスレッド性能
この両方が同時に必要です。そのため、エージェントCPUフリートの最適化目標は「コア数」ではなく、**「完了したユーザーセッション数(completed sessions)」**であるべきです。

高コアCPUの落とし穴: メモリTCOと同期オーバーヘッド
コア数の多さはスペックシート上は魅力的に見えます。しかし実際にはトレードオフが発生します。
1) コア密度のためにシングルスレッド性能を犠牲にする
コア数の目標を達成しようとすると、エージェントのcritical pathで必要なper-thread性能を削ることになります。その結果、逐次・レイテンシ敏感なタスクが低性能コアに割り当てられたり、大規模な異種クラスタで同期オーバーヘッドが急増します。
2) ターボブーストとメモリの無駄遣い
CPUは瞬間的に一部のコアを「オフ」にしてシングルスレッド性能をブーストできます。しかしこの方式は、コアあたり8GBのメモリを遊ばせる結果を招き、メモリTCOペナルティに直結します。つまり、瞬間的な性能のために常時リソースを浪費しているわけです。
3) 逐次パスを無視した代償
エージェントワークロードはwall-clockの大半を逐次チェーンで消費します。この経路を無視してコア数だけを増やしても、ファンアウトバーストはうまく処理できてもセッション完了時間は改善しません。
⚠️ 日本のクラウド/オンプレ環境で特に注意したい点: コア数中心のインスタンススペック比較は、エージェントワークロードでは誤解を招きやすいです。セッション完了率(throughput of completed turns)とp95レイテンシを併せて評価しないと、実際のコスト効率は見えてきません。
バランスの取れたCPU設計は、特定の段階ではなく軌跡全体を最適化します。強力なper-thread応答性 + 意味のある同時実行性 + 十分なメモリ帯域 + 効率的な電力使用。この4つが揃って初めて、コア・DRAM・GPU HBMを無駄なく活用できます。

実務への適用アドバイスと次のステップ
まとめると次の通りです。
- フリートのスペック決定基準を「コア数」から「完了セッション数」へ変えましょう。 エージェントワークロードにおいてコア数は結果指標ではありません。
- 逐次パスのp95レイテンシを必ず計測しましょう。 この経路がセッション完了時間を支配します。
- ファンアウトバーストを吸収する同時実行性とper-thread性能を同時に確保しましょう。 どちらか一方だけが強い設計は、特定の区間でボトルネックになります。
- メモリ帯域とTCOをワークロードプロファイルとともに検証しましょう。 ターボブーストで得た瞬間的な性能が、メモリの無駄遣いで相殺される可能性があります。
本アプローチの限界
- 本分析は特定ベンダー(NVIDIA Vera CPU)のアーキテクチャと内部測定結果に基づいています。競合他社の結果には推定値が含まれており、ワークロードによっては順位が逆転する可能性があります。
- SPEC CPU 2026の結果は合成ベンチマークであり、実際のエージェントセッションの多様性(97%の固有軌跡)を完全には反映できません。
- 「単一の設計点で十分」という主張は、ワークロードが実際に均質であるという前提に依存します。異種ワークロードが混在する環境では再検証が必要です。
次の学習ステップ
- エージェントオーケストレーションレイヤ(例: サブエージェントスケジューリング、ツール呼び出しキューイング)のボトルネック分析
- サンドボックス分離レベルとCPUオーバーヘッドのトレードオフ
- 実運用テレメトリ収集パイプラインの設計(セッション軌跡ロギング)